(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2005 年8 月25 日 (25.08.2005)

PCT

(10) 国際公開番号 WO 2005/078933 A1

(51) 国際特許分類7:

H03K 19/177

(21) 国際出願番号:

(22) 国際出願日:

PCT/JP2005/001837

2005 年2 月8 日 (08.02.2005)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:


特願2004-035042 特願2004-035043 2004 年2 月12 日 (12.02.2004) JP 2004 年2 月12 日 (12.02.2004) JP (71) 出願人 (米国を除く全ての指定国について): 松下電器産業株式会社 (MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.) [JP/JP]; 〒5718501 大阪府門真市大字門真 1 0 0 6 番地 Osaka (JP).

- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 青山 恭弘 (AOYAMA, Yasuhiro). 工藤 洋介 (KUDO, Yosuke).
- (74) 代理人: 鷲田 公一 (WASHIDA, Kimihito); 〒2060034 東京都多摩市鶴牧 1 丁目 2 4-1 新都市センタービ ル 5 階 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR,

[続葉有]

(54) Title: PROGRAMMABLE LOGIC CIRCUIT

(54) 発明の名称: プログラマブル論理回路



108... USER CIRCUIT
110... USER CLOCK SIGNAL
107. CLOCK GENERATION CIRC

107... CLOCK GENERATION CIRCUIT 103... I/O CONTROL UNIT 106... OUTPUT BUS

105... INPUT BUS

104... CONTROL BUS 111... DATA BUS

109... INTERNAL CLOCK SIGNAL 101... PROCESSOR ELEMENT 102... MEMORY DEVICE

(57) Abstract: A programmable logic circuit (100) includes a processor element (101) having: a logic cell (300) which can modify the function according to first setting information and generates data by performing a predetermined logic calculation on an input signal; a cross connect switch (301) for generating data by performing alignment, copying, and inversion of the data from the logic calculation means according to second setting information; and a memory control unit (201) which reads out the first or the second setting information from a memory device (102) according to branch setting information and supplies it to the logic calculation means and the data processing means for performing control. According to the first and the second setting information successively read from the memory device (102), each of unit logic circuits successively modifies a part or whole of the logic cell (300) and the cross connect switch (301) and performs a predetermined sequence circuit operation.

(57) 要約: プログラマブル論理回路 1 0 0 のプロセッサエレメント 1 0 1 は、第 1 の設定情報に基づいて機能の変更が可能であって入力信号に所定の論理演算処理を行ってデータを生成するロジックセル 3 0 0 と、第 2 の設定情報に基づいて前記論理演算手段からの前記データの整列と複製と反転処理を行ってデータを生成するクロスコネクトスイッチ 3 0 1 と、分岐用設定情報に基づいてメモリ装置 1 0 2 の前記第 1 及び第 2 の設定情報のいずれかを読み出して前記論理演算手段と前記データ処理手段とに与えて制御するメモリ制御部 2 0 1 と、を有している。複数の単位論理回路の各々は、メモリ装

WO 2005/078933 A1

BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE,

BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。 WO 2005/078933 1 PCT/JP2005/001837

明細書

プログラマブル論理回路

技術分野

[0001] 本発明は、プログラムすることにより所定の論理演算の機能を実現できるプログラマブル論理回路に関するものであり、特に、動的に内部構成を変化させながら処理を行うダイナミックプログラマブル論理回路に関するものである。

背景技術

- [0002] 従来のプログラマブル論理回路として、特許文献1に記載のものがある。この従来のプログラマブル論理回路は、動的相互接続アレーとラッチ回路とダイナミックロジックコアを用いて、具現化すべき回路を段階的に実行する動的再構成可能なフィールドプログラマブルロジックデバイスである。前記従来のプログラマブル論理回路においては、大規模な論理回路を実現する場合に、複数の前記プログラマブル論理回路を直列に接続して、各レベルの論理処理を順番に実行するようにしている。
- [0003] この場合に、前記従来のプログラマブル論理回路においては、回路レベルを示す 回路レベルカウンタと内部レベルを示す内部カウンタを用いて、第1のチップの内部 レベルが規定のレベルまで達すると、次のチップを動作させるように制御している。す なわち、前記従来のプログラマブル論理回路においては、チップ単位に回路レベル を分割して具現化している。

特許文献1:特表平8-510885号公報

発明の開示

発明が解決しようとする課題

[0004] しかしながら、従来のプログラマブル論理回路においては、より大規模な論理回路を実現しようとすると、処理並列度を1チップに収まる程度に抑える必要があるため、処理時間が増加するという問題がある。また、従来のプログラマブル論理回路においては、処理時間を短縮するため、単一のチップに含まれるダイナミックロジックモジュールの個数を増加させることで処理並列度を高めると、これに比例して動的相互接続アレーの接続点が増加し必要となる設定情報が増大するため、実装回路面積が

WO 2005/078933 2 PCT/JP2005/001837

増大してしまうという問題がある。

[0005] 本発明は、かかる点に鑑みてなされたものであり、高い面積効率を有し、大規模な 論理回路を高速に実現可能である低価格のプログラマブル論理回路を提供すること を目的とする。

課題を解決するための手段

- [0006] 本発明の第1のものは、並列に接続されている複数の単位論理回路と、外部から受け取る人力信号を前記複数の単位論理回路の出力信号を外部に供給する人力信号制御手段と、前記複数の単位論理回路の出力信号を外部に供給する出力信号制御手段と、を具備し、前記複数の単位論理回路の各々は、第1の設定情報に基づいて機能の変更が可能であって前記入力信号に所定の論理演算処理を行ってデータを生成する論理演算手段と、第2の設定情報に基づいて前記論理演算手段からの前記データの整列と複製と反転処理を行ってデータを生成して前記出力信号として前記出力信号制御手段に与えるデータ処理手段と、前記第1及び第2の設定情報を記憶する記憶手段と、分岐用設定情報を受けて当該分岐用設定情報に基づいて前記記憶手段の前記第1及び第2の設定情報のいずれかを読み出して前記論理演算手段と前記データ処理手段とに与えて制御するメモリ制御手段と、を具備し、前記複数の単位論理回路の各々は、前記記憶手段から順次に読み出す前記第1及び第2の設定情報に基づいて前記論理演算手段と前記データ処理手段の一部又は全ての機能を順次に変更して所定の順序回路の動作を行う構成を採る。
- [0007] 本発明の第2のものは、並列に接続されている複数の単位論理回路と、外部から受け取る入力信号を前記複数の単位論理回路に供給する入力信号制御手段と、前記複数の単位論理回路の出力信号を外部に供給する出力信号制御手段と、を具備し、前記複数の単位論理回路の各々は、第1の設定情報に基づいて機能の変更が可能であって前記入力信号に所定の論理演算処理を行ってデータを生成する論理演算手段と、第2の設定情報に基づいて前記論理演算手段からの前記データの整列と複製と反転処理を行ってデータを生成して前記出力信号として前記出力信号制御手段に与えるデータ処理手段と、前記第1及び第2の設定情報を記憶する記憶手段と、停止用設定情報を受けて当該停止用設定情報に基づいて前記論理演算手段と

前記データ処理手段との停止を制御するメモリ制御手段と、を具備し、前記複数の単位論理回路の各々は、前記記憶手段から順次に読み出す前記第1及び第2の設定情報に基づいて前記論理演算手段と前記データ処理手段の一部又は全ての機能を順次に変更して所定の順序回路の動作を行う構成を採る。

- [8000]本発明の第3のものは、並列に接続されている複数の単位論理回路と、外部から受 け取る入力信号を前記複数の単位論理回路に供給する入力信号制御手段と、前記 複数の単位論理回路における一の前記単位論理回路と当該一の前記単位論理回 路に対して物理的配置上で隣接する他の前記単位論理回路とを接続する接続手段 と、前記複数の単位論理回路の出力信号を外部に供給する出力信号制御手段と、 を具備し、前記複数の単位論理回路の各々は、第1の設定情報に基づいて機能の 変更が可能であって前記入力信号及び隣接の前記他の単位論理回路からのデータ のいずれかに所定の論理演算処理を行ってデータを生成する論理演算手段と、第2 の設定情報に基づいて前記論理演算手段からの前記データの整列と複製と反転処 理を行ってデータを生成して前記出力信号として前記出力信号制御手段に与えるデ ータ処理手段と、前記第1及び第2の設定情報を記憶する記憶手段と、分岐用設定 情報を受けて当該分岐用設定情報に基づいて前記記憶手段の前記第1及び第2の 設定情報のいずれかを読み出して前記論理演算手段と前記データ処理手段とに与 えて制御するメモリ制御手段と、を具備し、前記複数の単位論理回路の各々は、前 記記憶手段から順次に読み出す前記第1及び第2の設定情報に基づいて前記論理 演算手段と前記データ処理手段の一部又は全ての機能を順次に変更して所定の順 序回路の動作を行う構成を採る。
- [0009] 本発明の第4のものは、並列に接続されている複数の単位論理回路と、外部から受け取る入力信号を前記複数の単位論理回路に供給する入力信号制御手段と、前記複数の単位論理回路における一の前記単位論理回路と当該一の前記単位論理回路に対して物理的配置上で隣接する他の前記単位論理回路とを接続する接続手段と、前記複数の単位論理回路の出力信号を外部に供給する出力信号制御手段と、を具備し、前記複数の単位論理回路の各々は、第1の設定情報に基づいて機能の変更が可能であって前記入力信号及び隣接の前記他の単位論理回路からのデータ

のいずれかに所定の論理演算処理を行ってデータを生成する論理演算手段と、第2の設定情報に基づいて前記論理演算手段からの前記データの整列と複製と反転処理を行ってデータを生成して前記出力信号として前記出力信号制御手段に与えるデータ処理手段と、前記第1及び第2の設定情報を記憶する記憶手段と、停止用設定情報を受けて当該停止用設定情報に基づいて前記論理演算手段と前記データ処理手段との停止を制御するメモリ制御手段と、を具備し、前記複数の単位論理回路の各々は、前記記憶手段から順次に読み出す前記第1及び第2の設定情報に基づいて前記論理演算手段と前記データ処理手段の一部又は全ての機能を順次に変更して所定の順序回路の動作を行う構成を採る。

[0010]本発明の第5のものは、並列に接続されている複数の単位論理回路と、外部から受 け取る入力信号を前記複数の単位論理回路に供給する入力信号制御手段と、前記 複数の単位論理回路の出力信号を外部に供給する出力信号制御手段と、を具備し 、前記入力信号制御手段は、前記入力信号に基づいて制御信号を前記複数の単位 論理回路に与える手段と、インデクス指示信号を受けた時にインデクス情報を前記複 数の単位論理回路に与える手段と、を有し、前記複数の単位論理回路の各々が、第 1の設定情報のいずれかに基づいて機能の変更が可能であって前記入力信号に所 定の論理演算処理を行ってデータを生成する論理演算手段と、第2の設定情報のい ずれかに基づいて前記論理演算手段からの前記データの整列と複製と反転処理を 行ってデータを生成して前記出力信号として前記出力信号制御手段に与えるデータ 処理手段と、前記第1及び第2の設定情報を記憶する記憶手段と、前記制御信号及 び前記インデクス情報のいずれかを受けた時に当該制御信号及び当該インデクス情 報のいずれかに基づいて前記記憶手段における前記第1及び第2の設定情報の格 納位置アドレスの先頭位置を示す先頭位置アドレスを記憶するメモリ制御手段と、を 具備し、前記複数の単位論理回路の各々が、前記メモリ制御手段に記憶されている 前記先頭位置アドレスに基づいて前記記憶手段から順次に読み出す前記第1及び 第2の設定情報のいずれかに基づいて前記論理演算手段と前記データ処理手段の 一部又は全ての機能を順次に変更して所定の順序回路の動作を行う構成を採る。

[0011] 本発明の第6のものは、並列に接続されている複数の単位論理回路と、前記複数

の単位論理回路における一の前記単位論理回路と当該一の前記単位論理回路に 対して物理的配置上で隣接する他の前記単位論理回路とを接続する接続手段と、 外部から受け取る入力信号を前記複数の単位論理回路に供給する入力信号制御 手段と、前記複数の単位論理回路の出力信号を外部に供給する出力信号制御手段 と、を具備し、前記入力信号制御手段は、前記入力信号に基づいて制御信号を前記 複数の単位論理回路に与える手段と、インデクス指示信号を受けた時にインデクス 情報を前記複数の単位論理回路に与える手段と、を有し、前記複数の単位論理回 路の各々が、第1の設定情報のいずれかに基づいて機能の変更が可能であって前 記入力信号又は隣接の前記他の単位論理回路からのデータに所定の論理演算処 理を行ってデータを生成する論理演算手段と、第2の設定情報のいずれかに基づい て前記論理演算手段からの前記データの整列と複製と反転処理を行ってデータを生 成して前記出力信号として前記出力信号制御手段に与えるデータ処理手段と、前記 第1及び第2の設定情報を記憶する記憶手段と、前記制御信号及び前記インデクス 情報のいずれかを受けた時に当該制御信号及び当該インデクス情報のいずれかに 基づいて前記記憶手段における前記第1及び第2の設定情報の格納位置アドレスの 先頭位置を示す先頭位置アドレスを記憶するメモリ制御手段と、を具備し、前記複数 の単位論理回路の各々が、前記メモリ制御手段に記憶されている前記先頭位置アド レスに基づいて前記記憶手段から順次に読み出す前記第1及び第2の設定情報の いずれかに基づいて前記論理演算手段と前記データ処理手段の一部又は全ての機 能を順次に変更して所定の順序回路の動作を行う構成を採る。

発明の効果

- [0012] 本発明によれば、高い面積効率を有し、大規模な論理回路を高速に実現可能である低価格のプログラマブル論理回路を提供することができる。
 - 図面の簡単な説明
- [0013] [図1]本発明の実施の形態1に係るプログラマブル論理回路の構成を示すブロック図 [図2]本発明の実施の形態1に係るプログラマブル論理回路のプロセッサエレメントの構成を示すブロック図
 - [図3]本発明の実施の形態1に係るプログラマブル論理回路のプロセッサエレメントの

ロジックエレメントの構成を示すブロック図

[図4]本発明の実施の形態1に係るプログラマブル論理回路の設定情報とメモリ装置の構成を説明するための図

[図5]本発明の実施の形態1に係るプログラマブル論理回路のプロセッサエレメントのロジックエレメントにおけるロジックセルの機能を説明するためのブロック図

[図6]本発明の実施の形態1に係るプログラマブル論理回路のプロセッサエレメントのロジックエレメントにおけるロジックセルの動作を説明するための図

[図7]本発明の実施の形態1に係るプログラマブル論理回路のプロセッサエレメントの クロスコネクトスイッチの構成を示すブロック図

[図8]本発明の実施の形態1に係るプログラマブル論理回路のプロセッサエレメントの クロスコネクトスイッチの動作を説明するための図

[図9]本発明の実施の形態1に係るプログラマブル論理回路の初期化時の動作を説明するためのタイミング図

[図10]本発明の実施の形態1に係るプログラマブル論理回路の起動時及びデータ処理時の動作を説明するためのタイミング図

[図11]本発明の実施の形態1に係るプログラマブル論理回路のプロセッサエレメント のロジックエレメントにおけるロジックセルの動作を説明するための図

[図12]本発明の実施の形態1に係るプログラマブル論理回路で4ビットの比較回路をマッピングした場合のプロセッサエレメントの動作を時間軸方向に展開した図

[図13]本発明の実施の形態1に係るプログラマブル論理回路で4ビットの比較回路をマッピングした場合のプロセッサエレメントで形成する4ビットの比較回路を示す回路図

[図14]本発明の実施の形態1に係るプログラマブル論理回路に用いる分岐用設定情報を説明するための図

[図15]プログラマブル論理回路を実装した一処理回路を示すブロック図

[図16]本発明の実施の形態1に係るプログラマブル論理回路の分岐制御を用いない 場合の処理サイクルを説明するための図

[図17]本発明の実施の形態1に係るプログラマブル論理回路の分岐制御を用いた場

合の処理サイクルを説明するための図

[図18]プログラマブル論理回路を実装する処理回路を示すブロック図

[図19]本発明の実施の形態2に係るプログラマブル論理回路の分岐制御を用いない 場合におけるメモリ装置の内部の設定情報の格納状態を説明するための図

[図20]本発明の実施の形態2に係るプログラマブル論理回路の分岐制御を用いた場合におけるメモリ装置の内部の設定情報の格納状態を説明するための図

[図21]本発明の実施の形態3に係るプログラマブル論理回路による停止制御に用いられる停止用設定情報を説明するための図

[図22]本発明の実施の形態4に係るプログラマブル論理回路の構成を示すブロック図

[図23]本発明の実施の形態4に係るプログラマブル論理回路のプロセッサエレメント の構成を示すブロック図

[図24]本発明の実施の形態4に係るプログラマブル論理回路のプロセッサエレメントのロジックエレメントの構成を示すブロック図

[図25]本発明の実施の形態4に係るプログラマブル論理回路のメモリ装置の構成を示す図

発明を実施するための最良の形態

- [0014] 以下、本発明の実施の形態について、図面を参照して詳細に説明する。
- [0015] (実施の形態1)

図1は、本発明の実施の形態1に係るプログラマブル論理回路の構成を示すブロック図である。

- [0016] 図1に示すように、本発明の実施の形態1に係るプログラマブル論理回路100は、複数のプロセッサエレメント101、複数のメモリ装置102、入出力制御部103、制御バス104、入力バス105及び出力バス106を具備している。プログラマブル論理回路100には、クロック生成回路107及びユーザー回路108が接続されている。
- [0017] 複数のプロセッサエレメント101と複数のメモリ装置102とは、1対1で接続されている。1対1で接続されているプロセッサエレメント101とメモリ装置102とは、単位論理 回路を構成している。複数の単位論理回路は、並列に接続されている。

- [0018] 複数のプロセッサエレメント101の各々は、1次元的に1列状に配置されており、物理配置上で隣接する2つの他のプロセッサエレメント101と接続線101aで接続されている。すなわち、複数の単位論理回路は、1次元的に1列状に配置されており、複数の単位論理回路における一の前記単位論理回路と当該一の前記単位論理回路に対して物理的配置上で隣接する他の前記単位論理回路とは、接続線101aで接続されている。
- [0019] プロセッサエレメント101は、接続線を用いて隣接する2つの他のプロセッサエレメント101との間でデータの受け渡しを行う。
- [0020] 入出力制御部103は、外部とのインターフェース回路となっており、ユーザー回路1 08と接続されている。制御バス104は、入出力制御部103及びプロセッサエレメント 101と接続されている。制御バス104は、初期化及び起動等の制御信号を入出力制御部103から受け取り、各プロセッサエレメント101に転送する。入力バス105は、入出力制御部103及びプロセッサエレメント101と接続されている。入力バス105は、論理演算に用いるデータを入出力制御部103から受け取り、各プロセッサエレメント 101に転送する。
- [0021] 出力バス106は、入出力制御部103及びプロセッサエレメント101と接続されている。出力バス106は、演算結果のデータをプロセッサエレメント101から受け取り、入出力制御部103に転送する。クロック生成回路107は、内部クロック信号109及びユーザークロック信号110を生成する。ユーザークロック信号110は、ユーザー回路108及び入出力制御部103で使用される。内部クロック信号109は、ユーザークロック信号110の逓倍の周波数となっており、プログラマブル論理回路100の内部で使用される。
- [0022] 次に、本プログラマブル論理回路100の機能に関して、図面を参照して説明する。
- [0023] 図1において、プログラマブル論理回路100が行う論理演算処理の内容は、メモリ装置102に設定情報として保持されている。各プロセッサエレメント101は、メモリ装置102の設定情報を順次に読み出して、対応する論理演算処理を行う。プログラマブル論理回路100は、ユーザー回路108からユーザークロック信号110に同期して起動信号及び論理演算に用いるデータを受ける。これから一定時間経過後に、プロ

グラマブル論理回路100は、論理演算処理後のデータをユーザー回路108にユー

9

PCT/JP2005/001837

WO 2005/078933

[0024] 次に、プログラマブル論理回路100の内部ブロックの機能に関して、図面を参照して説明する。

ザークロック信号110に同期して与える。

- [0025] 図1において、各メモリ装置102には、隣接のプロセッサエレメント101の設定情報が格納されている。メモリ装置102は、プロセッサエレメント101から制御信号とメモリアドレスが入力されると、アドレスで指定された設定情報をプロセッサエレメント101に与える。プロセッサエレメント101は、この設定情報に基づいて、実行する処理内容を決定する。
- [0026] プロセッサエレメント101は、制御バス104から初期化信号が入力されると、メモリ装置102の特定のアドレスを読み出し、入力される読み出しデータから設定情報の格納位置アドレスを抽出して保持する。この格納位置アドレスは、設定情報の先頭位置を示すアドレスである。
- [0027] また、プロセッサエレメント101は、制御バス104から起動信号が入力されると、メモリ装置102の前記保持した格納位置アドレスから順次に設定情報を読み出す。さらに、プロセッサエレメント101は、入力バス105及び隣接のプロセッサエレメント101から論理処理用のデータを受け取り、設定情報に基づいてデータの論理処理を行った後にデータの整列、複製及び反転処理を行い、かつ、処理後のデータの保持を行う。また、プロセッサエレメント101は、保持した処理後のデータを出力バス106及び隣接のプロセッサエレメント101に出力する。
- [0028] このようにして、複数のプロセッサエレメント101は、データの受け渡しを行う。入出力制御部103は、ユーザー回路108からユーザークロック信号110に同期した起動信号及び論理処理用データを受け取り、このデータを内部クロック信号109に同期させて入力バス105に与える。また、入出力制御部103は、ユーザー回路108からユーザークロック信号110に同期した初期化信号を受け取り、このデータを内部クロック信号109に同期させて入力バス105に出力する。また、入出力制御部103は、出力バス106から内部クロック信号109に同期した論理処理後のデータを受け取り、このデータをユーザークロック信号110に同期させてユーザー回路108に出力する。この

ようにして、入出力制御部103は、ユーザー回路108との制御信号、論理処理用及び処理結果のデータの受け渡しを行う。

- [0029] 次に、プログラマブル論理回路100の内部のプロセッサエレメント101の構成について、図面を参照して説明する。
- [0030] 図2は、プロセッサエレメント101の構成を示している。図2に示すように、プロセッサエレメント101は、ロジックエレメント200及びメモリ制御部201を具備している。プロセッサエレメント101は、メモリ装置102、制御バス104、入力バス105及び出力バス106と接続されている。メモリ制御部201は、メモリ装置102、ロジックエレメント200、制御バス104及びデータバス111と接続されている。ロジックエレメント200は、隣接のプロセッサセレメント101のロジックエレメント200及びメモリ制御部201、入力バス105、出力バス106並びにデータバス111と接続されている。
- [0031] 次に、プロセッサエレメント101の機能について、図面を参照して説明する。図2において、メモリ制御部201は、制御バス104から初期化信号を受けると、前述した格納位置アドレスの抽出及び保持の処理を行う。メモリ制御部201は、制御バス104から起動信号が入力されると、メモリ装置102の前記保持した格納位置アドレスから順次に設定情報を読み出し、ロジックエレメント200に転送する。
- [0032] ロジックエレメント200は、入力バス105及び隣接のプロセッサエレメント101からデータを受け取り、メモリ制御部201から転送される設定情報に基づいてデータの論理処理を行った後にデータの整列、複製及び反転処理を行い、かつ、処理後のデータの保持を行う。また、ロジックエレメント200は、メモリ制御部201から転送される設定情報に基づいて、出力バス106及び隣接のプロセッサエレメント101に処理後のデータを出力する。
- [0033] 次に、プロセッサエレメント101の内部のロジックエレメント200の構成及び設定情報の構成について、図面を参照して説明する。
- [0034] 図3には、ロジックエレメント200の構成が示されている。図4には、設定情報とメモリ 装置102の構成が示されている。
- [0035] 図3において、ロジックエレメント200は、ロジックセル300、クロスコネクトスイッチ30 1及びフリップフロップ302を具備している。ロジックエレメント200は、メモリ制御部20

1、入力バス105及び出力バス106と接続されている。ロジックセル300は、メモリ制御部201、フリップフロップ302及びクロスコネクトスイッチ301と接続されている。クロスコネクトスイッチ301は、メモリ制御部201、ロジックセル300、フリップフロップ302、入力バス105及び隣接のロジックエレメント200の内部のロジックセル300と接続されている。フリップフロップ302は、ロジックセル300、クロスコネクトスイッチ301、出力バス106及びメモリ制御部201と接続されている。

- [0036] なお、ロジックセル300は、論理演算回路を構成している。また、クロスコネクトスイッチ301は、データ処理装置を構成している。また、クロスコネクトスイッチ301及びフリップフロップ302は、データ処理装置を構成している。
- [0037] 図4は、メモリ装置の構成を示している。図4において、メモリ装置102の内部の先頭部分には、設定情報の格納アドレス情報が格納されている。メモリ装置102の内部における先頭部分以外の特定領域には、設定情報が格納されている。
- [0038] 図4において、ビット25〜26はロジックセル300の設定情報であり、ビット0〜24は クロスコネクトスイッチ301の設定情報である。ビット0〜24は、5ビット単位にクロスコネクトスイッチ301の5つの出力に対応する4ビットの接続情報及び1ビットの反転制御情報から構成されている。
- [0039] 次に、ロジックエレメント200の機能について、図面を参照して説明する。図3において、ロジックセル300は、フリップフロップ302から入力されるデータに対し、メモリ制御部201から転送される設定情報によって指定される特定の論理処理を行い、クロスコネクトスイッチ301、隣接のプロセッサエレメント101のロジックエレメント200へ処理後のデータを出力する。クロスコネクトスイッチ301は、ロジックセル300、入力バス105、隣接のプロセッサエレメント101のロジックエレメント200から入力されるデータに対し、メモリ制御部201から転送される設定情報によって指定される特定のデータの整列、複製及び反転処理を行い、フリップフロップ302へ処理後のデータを出力する。フリップフロップ302は、クロスコネクトスイッチ301から入力されるデータを、内部クロック信号109のタイミングで保持する。フリップフロップ302は、保持したデータをロジックセル300及び出力バス106に出力する。
- [0040] 次に、ロジックセル300の機能及び動作について、具体例を用いて説明する。

- [0041] 図5において、ロジックセル300に対し設定情報の2ビット及び入力データの2ビットが入力され、ロジックセル300は出力データの1ビットを出力している。図6は、この場合のロジックセル300の機能及び動作の例を示している。図6において、設定情報が00である時には、ロジックセル300は入力データの論理和(OR)を出力する。設定情報が01である時には、ロジックセル300は入力データの論理積(AND)を出力する。設定情報が10である時には、ロジックセル300は入力データの排他的論理和(XOR)を出力する。設定情報が11である時には、ロジックセル300は入力データの論理和の反転データ(NOR)を出力する。このように、ロジックセル300は、設定情報に基づいて、異なる複数の論理機能を実現可能な回路である。
- [0042] 次に、クロスコネクトスイッチ301の機能について、具体例を用いて説明する。
- [0043] 図7には、クロスコネクトスイッチ301の内部ブロック及び機能の例が示されている。 図7において、クロスコネクトスイッチ301の内部の相互接続部700に対し設定情報 の4ビット並びに入力データA、B、Cの3ビット及びロウレベルが入力され、相互接続 部700から出力データOUT1、OUT2の2ビットが出力されている。さらに、相互接続 部700の各出力データは、設定情報の1ビットと排他的論理和(XOR)がとられ、外 部に出力される。このXORは、クロスコネクトスイッチ301からの出力データを設定情 報に基づいてビット単位に反転するためのものである。この場合、出力数は2である のでXOR部分に2ビットの設定情報が使用されるため、クロスコネクトスイッチ301の 全体で使用する設定情報は合計6ビットとなる。
- [0044] 図8は、この場合の相互接続部700の機能例を示している。図8において、相互接続部700は、設定情報のMSBの2ビットがOUT1に出力されるデータを選択し、LSBの2ビットがOUT2に出力されるデータを選択している。相互接続部700は、設定情報が00である時には入力データAを出力し、設定情報が01である時には入力データBを出力する。相互接続部700は、設定情報が10である時には入力データCを出力し、設定情報が11である時にはロウレベルを出力する。
- [0045] このように、クロスコネクトスイッチ301は、設定情報に基づいて複数の入力データの整列、複製及び反転処理が可能であり、また、設定情報に設定された固定値を出力することも可能な回路である。

- [0046] 次に、プログラマブル論理回路100の動作について、図面を参照して説明する。図 9及び図10には、プログラマブル論理回路100の動作タイミングの例が示されている。図9には、外部からの初期化の動作が表されている。図10には、外部からの起動及 び実際の論理処理の動作が表されている。
- [0047] まず、T1期間において、入出力制御部103は、ユーザー回路108からユーザークロック信号110に同期した初期化信号900を受けて内部初期化信号901として保持する。T2期間において、入出力制御部103は、保持した内部初期化信号901を内部クロック信号109に同期させて制御バス104に出力する。制御バス104の内部初期化信号902は、すべてのプロセッサエレメント101のメモリ制御部201に入力される。
- [0048] T3期間において、プロセッサエレメント101のメモリ制御部201は、入力された内部 初期化信号902をトリガにして、メモリ装置102の特定のアドレス904に対し、読み出し信号903を出力する。その後、メモリ制御部201は、入力される読み出しデータ90 5を保持データ906として一度保持し、この保持データ906から設定情報の格納位置 アドレス907を抽出して保持する。T1ーT3の動作により、設定情報の格納位置アドレス907が各プロセッサエレメント101に記憶され、いつでも処理を実行できる状態となる。
- [0049] T4期間において、プログラマブル論理回路100は、起動待ち状態である。T5期間において、入出力制御部103は、ユーザー回路108からユーザークロック信号110に同期した起動信号1000及び処理用データ1001を受け取って内部起動信号1002及び処理用データ1003として保持する。T6期間において、入出力制御部103は、保持した内部起動信号1002を内部クロック信号109に同期させて制御バス104に出力する。また、入出力制御部103は、保持した内部処理用データ1003を内部クロック信号109に同期させて入力バス105に出力する。
- [0050] 制御バス104の内部起動信号1004は、すべてのプロセッサエレメント101のメモリ 制御部201に入力される。入力バス105の論理処理用データ1005は、すべてのプロセッサエレメント101のロジックエレメント200に入力される。T7期間において、各プロセッサエレメント101のメモリ制御部201は、入力された内部起動信号1004をトリガ

にして、メモリ装置102のT3期間において保持した格納位置アドレス907に対し読み出し信号903を出力する。T8期間において、各メモリ制御部201は、メモリ装置102から出力される読み出しデータ905を保持データ906として保持する。同時に、メモリ制御部201は、メモリ装置102の次のアドレスに対し、読み出し信号603を出力する。

- [0051] T9期間において、各メモリ制御部201は、保持データ906をロジックエレメント200に出力する。また、各メモリ制御部201は、メモリ装置102から出力される読み出しデータ905を保持する。同時に、各メモリ制御部201は、メモリ装置102の次のアドレスに対し、読み出し信号を出力する。各ロジックエレメント200は、入力される保持データ(設定情報)906に基づいて、入力バス105からの論理処理用データ1005の整列、複製及び反転処理を行い、処理後のデータを内部のフリップフロップ302に保持する。
- [0052] T10期間において、各メモリ制御部201は、保持データ906をロジックエレメント20 0に出力する。また、各メモリ制御部201は、メモリ装置102から出力される読み出しデータ905を内部に保持する。同時に、各メモリ制御部201は、メモリ装置102の次のアドレスに対して読み出し信号を出力する。
- [0053] 各ロジックエレメント200は、フリップフロップ302、入力バス105及び隣接のプロセッサエレメント101からの論理処理用データ1005を、入力される保持データ(設定情報)906に基づいて論理処理を行って、処理後のデータをフリップフロップ302に保持する。以下、T10期間の処理を繰り返すことにより、一つの論理処理を実現する。
- [0054] すべての期間において、フリップフロップ302のデータは、出力バス106に出力されており、入出力制御部103は、このデータを常に内部クロック信号109に同期して保持している。入出力制御部103は、保持データをユーザークロック信号110に同期してユーザー回路108に出力する。ユーザー回路108は、入力されるデータのフラグを参照し、出力データ(論理処理後のデータ)を保持する、又は、決められた期間後のデータを保持する。
- [0055] 次に、特定の論理処理機能をプログラマブル論理回路100にマッピングした例を、 図面を参照して説明する。説明を簡潔に行うため、動作例で示したT9、T10期間の

WO 2005/078933 15 PCT/JP2005/001837

ロジックエレメント200の動作のみを説明する。

- [0056] 図11は、2入力2出力のロジックセル300の機能を示している。図12は、ロジックセル300を持つプログラマブル論理回路100に対して、4ビットの比較回路をマッピングした場合の例を示している。図12において、縦方向には物理的に異なる4つのプロセッサエレメント101が示されており、横方向には同一のプロセッサエレメント101が各サイクルでどのような処理を行うかが示されている。
- [0057] 図13は、4ビットの比較回路を示している。図13に示すように、入力データとして、I N0~7の8ビットデータがあり、IN0~3とIN4~7の比較結果が1ビットのデータとし て出力される。
- [0058] 図12において、ロジックセル(LC)300の入力及び出力は、上側がLSBであり、下側がMSBである。また、ロジックセル(LC)300の下部に記載されているデータは、ロジックセル(LC)300に対する設定情報である。複数のロジックセル(LC)300は、図13に示すように動作する。まず、サイクル1及び2において、複数のロジックセル(LC)300は入力データをビット単位に整列する。サイクル3において、複数のロジックセル(LC)300は各ビットに対してXNORの処理を行う。サイクル4において、複数のロジックセル(LC)300はサイクル3の結果に対してAND処理を行う。サイクル5において、複数のロジックセル(LC)300はサイクル4の結果に対してAND処理を行う。サイクル6において、複数のロジックセル(LC)300は比較結果を出力する。結果として、内部クロック信号109の6サイクルで出力が確定される。内部クロック信号109のクロック数がユーザークロック信号110のクロック数の6倍である時に、ユーザー回路108からは、1クロックで比較処理が完了したように見える。
- [0059] 次に、本発明の実施の形態1に係るプログラマブル論理回路100のメモリ制御部2 01の動作を主とした動作について、図面を参照して詳細に説明する。
- [0060] 図3に示すように、メモリ制御部201は、メモリ装置102、制御バス104及びデータバス111と接続されている。また、メモリ制御部201の入力端子は、ロジックエレメント200のフリップフロップ302の出力端子に接続されている。また、メモリ制御部201の出力端子は、ロジックエレメント200のロジックセル300及びクロスコネクトスイッチ301に接続されている。

- [0061] メモリ制御部201は、制御バス104からの制御信号に基づいてメモリ装置102と情報の送受をし、かつ、データバス111からのデータバスデータ1111を受ける。また、メモリ制御部201は、フリップフロップ302からのフリップフロップデータ3021を受ける。
- [0062] 次に、プログラマブル論理回路100による分岐制御について、詳細に説明する。
- [0063] 図14は、プログラマブル論理回路100による分岐制御に用いられる分岐用設定情報の構成を説明するための図である。分岐用設定情報1400は、分岐を示すコード1401、分岐判定用データの選択コード(REF)1402、分岐先アドレス(JMPB)1403及び分岐先アドレス(JMPA)1404を有している。
- [0064] 分岐を示すコード1401は、ビット24~21からなり、「1111」である場合には分岐を示し、「1111」でない場合には分岐以外の通常の処理を示している。分岐判定用データの選択コード1402は、ビット19~16からなり、分岐判定に用いるデータを選択するための情報である。本例では、分岐判定用データの選択コード1402は、データバスデータ1111及びフリップフロップデータ3021から特定の1ビットを選択するための情報として使用される。分岐先アドレス1403は、ビット15~8からなり、判定用ビット=1の時に飛ぶ分岐先アドレスを示している。分岐先アドレス1404は、ビット7~0からなり、判定用ビット=0の時に飛ぶ分岐先アドレスを示している。
- [0065] 図3において、メモリ制御部201は、一連のメモリ装置102からの読み出し動作において、読み出しデータのビット24~21を参照し、データ値が「1111」以外である時には読み出しデータが通常の設定情報であると判断し、ロジックエレメント200にデータをそのまま転送し、通常の処理を継続する。また、メモリ制御部201は、ビット24~21が「1111」である時には読み出しデータが分岐制御用情報であると判断し、ロジックエレメント200に動作を一時停止する擬似設定情報、例えば、すべて「0」のデータを転送し、図14におけるREFビット、すなわち、ビット19~16を参照する。
- [0066] 次に、メモリ制御部201は、REFビットに従って、データバスデータ1111及びフリップフロップデータ3021から特定の1ビットを選択し、選択した前記ビットが「1」である時にはメモリ装置102に出力する読み出しアドレスにJMPBで指定されたアドレスをセットする。

- [0067] メモリ制御部201は、選択した前記ビットが「0」である時にはメモリ装置102に出力する読み出しアドレスにJMPAで指定されたアドレスをセットする。これ以降において、メモリ制御部201は、セットされたアドレスより順番にメモリ装置102の設定情報を読み出しロジックエレメント200に転送する。
- [0068] 次に、プログラマブル論理回路100の分岐制御による処理について、図1乃至図3と共に図15乃至図17を参照して詳細に説明する。
- [0069] 図15は、プログラマブル論理回路を実装した処理回路を示すブロック図である。図 15において、処理回路1500は、回路Cの処理結果に従って回路A及び回路Bの処理結果のいずれかの値をセレクタ1501が外部に出力するよう動作する。簡単のため、各回路A、B、Cは、それぞれ1つのプロセッサエレメントを用いて実現可能とする。また、処理回路(LSI)1500に搭載されたプロセッサエレメントの数は3とする。
- [0070] まず、図16に、プログラマブル論理回路の分岐制御を用いない場合の処理サイクルを示す。図16は、左から右方向へのクロックサイクル進行における、それぞれの回路の処理レイテンシを示している。例えば、回路Aの処理レイテンシは5サイクルである。回路B及び回路Cの処理レイテンシはそれぞれ5サイクル及び6サイクルである。これらのレイテンシの差を吸収するため、回路A、Bは、回路Cの処理完了までのサイクルにデータ保持のみを行っている。サイクル7において、1つのプロセッサエレメントは、回路A、Bの結果をうけて、図15におけるセレクタ1501の処理を実行して外部に処理回路1500の処理結果データを出力する。
- [0071] 図16に示すように、結果的に全体として7サイクルの処理時間及び3つのプロセッサエレメントが必要となっている。これは、1つのプロセッサエレメントを1サイクル使用する処理を1プロセッサエレメント時間とすると、3×7=21のプロセッサエレメント時間を使用していることになる。
- [0072] 一方、図17には、プログラマブル論理回路100の分岐制御を用いた場合の処理サイクルを示す。図17に示す例では、図16におけるサイクル6までの期間に回路Cのみの処理を行い、サイクル7において、回路Cの結果データを用いて分岐判定を実行している。分岐判定結果としてメモリ制御部201は、回路Bの処理に対応するアドレスをメモリ装置100に対し出力し、次のサイクルより回路Bを実行している。結果的

に全体処理時間は、14サイクルに増加しているが、プロセッサエレメントの必要数は1に削減できるため、全体で1×14=14のプロセッサエレメント時間で処理が完了していることになる。

- [0073] このように、本発明の実施の形態1においては、分岐制御を実施することにより、同時に並列的に実行される処理のうち、結果的に無駄になる処理部分を削減することができる。特に、出力までの要求時間が長い処理にこの分岐制御を用いることにより、空き状態となるプロセッサエレメント101に他の処理を割り当てることができるため、全体の処理性能を高めることが可能となる。また、本発明の実施の形態1においては、プロセッサエレメントの数が実装すべき回路に対して十分でない場合にも特に有効に全体の処理性能を高めることが可能となる。
- [0074] (実施の形態2)

次に、本発明の実施の形態2について、図面を参照して詳細に説明する。本発明の実施の形態2に係るプログラマブル論理回路の構成は、本発明の実施の形態1に係るプログラマブル論理回路100と同じである。

- [0075] 本発明の実施の形態2に係るプログラマブル論理回路は、分岐制御の処理によりメ モリ使用効率を向上させるものである。
- [0076] 図18は、プログラマブル論理回路を実装する処理回路を示すブロック図である。図 18において、処理回路1800は、回路A、回路B、回路C、回路A及び回路Dの順に 処理を行う回路である。最初の回路Aと3番目の回路Aは入力に対して同一の処理 を行うものとする。
- [0077] また、図19は、プログラマブル論理回路100の分岐制御を用いない場合における メモリ装置102の内部の設定情報の格納状態を説明するための図である。図19にお いて、回路Aは40ワードのメモリ領域を使用し、回路B、C、Dはそれぞれ20ワードの メモリ領域を使用する。
- [0078] 図18における処理回路1800は、メモリ装置102のアドレス10から150まで順に実行され、合計140ワードの領域を使用することになる。
- [0079] 一方、図20は、プログラマブル論理回路100の分岐制御を用いた場合におけるメモリ装置102の内部の設定情報の格納状態を説明するための図である。図20にお

いて、回路Aの処理後には回路B又は回路Dの先頭アドレスに飛ぶ分岐制御用情報が挿入されている。また、回路Cの処理後に、回路A又は回路Dの先頭アドレスに飛ぶ分岐制御用情報が挿入されている。本例において処理順序は、先ず、アドレス10から読み出しを行って回路Aの処理完了後に、分岐によりアドレス51に飛んで回路Bの処理を行う。その後に、回路Cの処理を行い、処理完了後、分岐によりアドレス10に飛び再度回路Aを処理する。

- [0080] 回路Aの処理完了後に、分岐によりアドレス92に飛び、回路Dの処理を行う。結果的に回路Aの1つ分の領域が削減されている。分岐の方法としては、回路Cの処理完了時にフラグビットを生成し、このフラグビットを用いる方法がある。
- [0081] このように、本発明の実施の形態2においては、分岐制御を実施することにより、複数回使用される回路のメモリ領域を削減することができるため、回路全体の機能実装効率が高まる。また、本発明の実施の形態2においては、外部からの入力データを監視する処理や特定の値までカウントアップするような処理においては、同一の処理が繰り返し実行される場合が多い回路、例えば、100までカウントアップ後に特定の処理を行うような回路においては、+1の処理を行う回路の後に分岐制御用情報を挿入し、分岐判定条件として、カウンタ値と固定値100の比較結果を用いることにより、大きく面積を削減することができる。
- [0082] なお、本発明の実施の形態2において、分岐するアドレスは、2通りに限定する必要はなく、参照するビット数を増やして、多くの分岐先アドレスを設定してもよい。
- [0083] (実施の形態3)

次に、本発明の実施の形態3について、図面を参照して詳細に説明する。本発明の実施の形態3に係るプログラマブル論理回路の構成は、本発明の実施の形態1に係るプログラマブル論理回路100と同じである。本発明の実施の形態3に係るプログラマブル論理回路は、停止制御により実装効率を向上させるものである。

[0084] 図21は、本発明の実施の形態3に係るプログラマブル論理回路100による停止制御に用いられる停止用設定情報を説明するための図である。停止用設定情報2100は、分岐を示すコード2101、停止を示すコード(REF)2102及び停止サイクル数2103を有している。

- [0085] 分岐を示すコード2101は、ビット24~21からなり、「1111」である場合には分岐を示し、「1111」でない場合には分岐以外の通常の処理を示している。停止を示すコード2102は、ビット19~16からなり、停止か否かを示す情報である。停止サイクル数2103は、停止を示すコード2102が停止を示している時における停止サイクル数(停止期間)の情報である。
- [0086] 図3において、メモリ制御部201は、メモリ装置102からの情報の読み出し動作において、読み出した情報のビット24~21を参照し、データ値が「1111」以外である時に、読み出した情報が通常の設定情報であると判断し、ロジックエレメント200に情報をそのまま転送し、通常の処理を継続する。メモリ制御部201は、読み出した情報のビット24~21が「1111」であり、REFビットが「1111」以外である時に、読み出した情報が分岐コードであると判断し、前述した分岐の動作を行う。
- [0087] また、メモリ制御部201は、読み出した情報のビット24~21が「1111」であり、かつ、REFビットが「1111」である時に、読み出した情報が停止コードであると判断し、ビット0~7を内部にラッチし、内部カウンタのカウントアップを開始する。カウンタ値が前記ラッチデータの値に達するまでカウントアップは継続し、同時にロジックエレメント200に動作を停止する擬似設定情報、例えば、すべて0のデータを転送し続ける。この間、メモリ制御部201は、メモリ装置102の情報の読み出しは行わない。その後に、カウンタ値が前記ラッチデータの値に達した時点で、メモリ制御部201は、再びメモリ装置102の情報の読み出しを開始して通常動作を再開する。
- [0088] このような制御により、連帯動作する他のプロセッサエレメント101の処理完了待ち 状態にあるプロセッサエレメント101、又は、自身の処理完了により動作の必要のなく なったプロセッサエレメント101の消費電力を抑えることができ、かつ、メモリ装置102 における無駄な領域を削減できる。
- [0089] 例えば、図15において、回路A及び回路Bの処理が2サイクルで完了するような場合に、回路Cの処理完了まで前記擬似停止コードをサイクルごとに読み出した場合に、4×2=8サイクル分のメモリ領域が停止コードのみで使用されてしまうことになる。停止コードを回路A及び回路Bの領域の直後に挿入することにより、6サイクル分の無駄なコードを削減できることになる。同時にこの期間のメモリアクセスが停止するた

め、その分の消費電力を抑えることができる。また、停止サイクル数の領域に停止期間がx無限となる値を設定することにより、最初から使用しないプロセッサエレメント101の消費電力を抑えることも可能である。

- [0090] 以上説明したように、本発明の実施の形態1、2、3に係るプログラマブル論理回路 100は、複数のプロセッサエレメント101が独立に動作することも連帯動作することも 可能であり、複数種類の論理処理を同時に並列的に行うことが可能であり、かつ、一つの論理処理を連帯して行うことも可能となっている。
- [0091] また、本発明の実施の形態1、2、3に係るプログラマブル論理回路100は、同一のエレメントが1次元的に1列状に配列されているため、実装規模に応じて柔軟に対応可能であり、拡張性が高い。また、本発明の実施の形態1、2、3に係るプログラマブル論理回路100は、データの送受を隣接のプロセッサエレメント101の間に限定することにより、設定情報を大幅に削減することが可能となり、回路面積を削減でき、かつ、実装するLSIのコスト及び消費電力を削減できる。
- [0092] また、本発明の実施の形態1、2、3に係るプログラマブル論理回路100は、実装エレメント数に関係なく、任意のプロセッサエレメント101のフリップフロップから隣接する他のプロセッサエレメント101のフリップフロップまでの配線距離が最小限かつ一定であるため、動作周波数を限界にまで引き上げることが可能となり、従来のプログラマブルロジックに比して、高速動作が可能となっている。
- [0093] また、本発明の実施の形態1、2、3に係るプログラマブル論理回路100は、同一の回路上で、繰り返し機能を変更しながら処理を行うため、回路面積を削減でき、かつ、実装するLSIのコスト及び消費電力を削減できる。
- [0094] なお、本発明の実施の形態1において、内部クロック信号109は、必ずしもユーザークロック信号110の逓倍である必要がなく、例えば、入出力制御部103に適切なクロック乗せ換え回路を用いることで、ユーザークロック信号110に同期しないクロック信号を内部クロック信号として用いてもよい。
- [0095] また、本発明の実施の形態1、2、3において、メモリ装置102は、プログラマブル論理回路100の内部に存在する必要がなく、プログラマブル論理回路101の外部に存在する構成でもよい。また、本発明の実施の形態1、2、3において、クロック生成回路

107は、プログラマブル論理回路100の内部に配設してもよい。

- [0096] また、本発明の実施の形態1、2、3において、メモリ装置102とプロセッサエレメント 101との間にマルチプレクサなどの選択回路を挿入して、設定によりメモリ装置102と 各プロセッサエレメント101との接続を変更可能にしてもよい。ただし、この場合には データの処理の遅延量が増加するため、周波数を維持するためには、パイプライン 等を用いて高速化を図る必要がある。
- [0097] また、本発明の実施の形態1、2、3において、図3に示すロジックエレメント200の内部の各ブロック、ロジックセル300、クロスコネクトスイッチ301及びフリップフロップ302の間の接続及び前記各ブロックと入力バス105、出力バス106及び隣接のロジックエレメント200との接続は、図3のものに限定されるものではなく、例えば、ロジックセル300とクロスコネクトスイッチ301の間にフリップフロップを設けて、さらに動作周波数を高めてもよい。また、本発明の実施の形態1において、入力バス105からのデータはクロスコネクトスイッチ301ではなく、ロジックセル300又はフリップフロップ302に入力してもよい。
- [0098] また、本発明の実施の形態1において、複数のプロセッサエレメント101の各々は、 他のプロセッサエレメント101に接続されていなくてもよい。
- [0099] (実施の形態4) 次に、本発明の実施の形態4について、図面を参照して詳細に説明する。
- [0100] 図22は、本発明の実施の形態4に係るプログラマブル論理回路の構成を示すブロック図である。本発明の実施の形態4においては、本発明の実施の形態1と同じ構成要素には同じ参照符合が付されてそれらの説明が省略される。
- [0101] 図22に示すように、本発明の実施の形態4に係るプログラマブル論理回路2200は、複数のプロセッサエレメント101、複数のメモリ装置102、入出力制御部103、制御バス104、入力バス105及び出力バス106を具備している。プログラマブル論理回路2200には、クロック生成回路107及びユーザー回路108が接続されている。
- [0102] 複数のプロセッサエレメント101と複数のメモリ装置102とは、1対1で接続されている。1対1で接続されているプロセッサエレメント101とメモリ装置102とは、単位論理回路を構成している。複数の単位論理回路は、並列に接続されている。

- [0103] 複数のプロセッサエレメント101の各々は、1次元的に1列状に配置されており、物理配置上で隣接する2つの他のプロセッサエレメント101と接続線101aで接続されている。すなわち、複数の単位論理回路は、1次元的に1列状に配置されており、複数の単位論理回路における一の前記単位論理回路と当該一の前記単位論理回路に対して物理的配置上で隣接する他の前記単位論理回路とは、接続線101aで接続されている。
- [0104] プロセッサエレメント101は、接続線を用いて隣接する2つの他のプロセッサエレメント101との間でデータの受け渡しを行う。
- [0105] 入出力制御部103は、外部とのインターフェース回路となっており、ユーザー回路108と接続されている。入出力制御部103は、ユーザー回路108から入力信号1081及びインデクス指示信号1082を受ける。制御バス104は、入出力制御部103及びプロセッサエレメント101と接続されている。制御バス104は、初期化及び起動等の制御信号を入出力制御部103から受け取り、各プロセッサエレメント101に転送する。入力バス105は、入出力制御部103及びプロセッサエレメント101と接続されている。入力バス105は、論理演算に用いるデータを入出力制御部103から受け取り、各プロセッサエレメント101に転送する。
- [0106] 出力バス106は、入出力制御部103及びプロセッサエレメント101と接続されている。出力バス106は、演算結果のデータをプロセッサエレメント101から受け取り、入出力制御部103に転送する。クロック生成回路107は、内部クロック信号109及びユーザークロック信号110を生成する。ユーザークロック信号110は、ユーザー回路108及び入出力制御部103で使用される。内部クロック信号109は、ユーザークロック信号110の逓倍の周波数となっており、プログラマブル論理回路2200の内部で使用される。インデクスバス2201は、入出力制御部103及びプロセッサエレメント101と接続されている。
- [0107] 次に、本プログラマブル論理回路2200の機能に関して、図面を参照して説明する。
- [0108] 図22において、プログラマブル論理回路2200が行う論理演算処理の内容は、メモリ装置102に設定情報として保持されている。各プロセッサエレメント101は、メモリ装

置102の設定情報を順次に読み出して、対応する論理演算処理を行う。プログラマブル論理回路2200は、ユーザー回路108からユーザークロック信号110に同期して起動信号及び論理演算に用いるデータを受ける。これから一定時間経過後に、プログラマブル論理回路2200は、論理演算処理後のデータをユーザー回路108にユーザークロック信号110に同期して与える。

- [0109] 次に、プログラマブル論理回路2200の内部ブロックの機能に関して、図面を参照して説明する。
- [0110] 図22において、各メモリ装置102には、隣接のプロセッサエレメント101の設定情報が格納されている。メモリ装置102は、プロセッサエレメント101から制御信号とメモリアドレスが入力されると、アドレスで指定された設定情報をプロセッサエレメント101に与える。プロセッサエレメント101は、この設定情報に基づいて、実行する処理内容を決定する。
- [0111] プロセッサエレメント101は、制御バス104から初期化信号が入力されると、メモリ装置102の特定のアドレスを読み出し、入力される読み出しデータから設定情報の格納位置アドレスを抽出して保持する。この格納位置アドレスは、設定情報の先頭位置を示すアドレスである。
- [0112] また、プロセッサエレメント101は、制御バス104から起動信号が入力されると、メモリ装置102の前記保持した格納位置アドレスから順次に設定情報を読み出す。さらに、プロセッサエレメント101は、入力バス105及び隣接のプロセッサエレメント101から論理処理用のデータを受け取り、設定情報に基づいてデータの論理処理を行った後にデータの整列、複製及び反転処理を行い、かつ、処理後のデータの保持を行う。また、プロセッサエレメント101は、保持した処理後のデータを出力バス106及び隣接のプロセッサエレメント101に出力する。
- [0113] このようにして、複数のプロセッサエレメント101は、データの受け渡しを行う。入出力制御部103は、ユーザー回路108からユーザークロック信号110に同期した起動信号及び論理処理用データを受け取り、このデータを内部クロック信号109に同期させて入力バス105に与える。また、入出力制御部103は、ユーザー回路108からユーザークロック信号110に同期した初期化信号を受け取り、このデータを内部クロック

信号109に同期させて入力バス105に出力する。また、入出力制御部103は、出力バス106から内部クロック信号109に同期した論理処理後のデータを受け取り、このデータをユーザークロック信号110に同期させてユーザー回路108に出力する。このようにして、入出力制御部103は、ユーザー回路108との制御信号、論理処理用及び処理結果のデータの受け渡しを行う。

- [0114] 次に、プログラマブル論理回路2200の内部のプロセッサエレメント101の構成について、図面を参照して説明する。
- [0115] 図23は、プロセッサエレメント101の構成を示している。図23に示すように、プロセッサエレメント101は、ロジックエレメント200及びメモリ制御部201を具備している。 プロセッサエレメント101は、メモリ装置102、制御バス104、入力バス105及び出力バス106と接続されている。メモリ制御部201は、メモリ装置102、ロジックエレメント200及び制御バス104と接続されている。ロジックエレメント200は、隣接のプロセッサセレメント101のロジックエレメント200及びメモリ制御部201、入力バス105及び出力バス106と接続されている。
- [0116] 次に、プロセッサエレメント101の機能について、図面を参照して説明する。図23において、メモリ制御部201は、制御バス104から初期化信号を受けると、前述した格納位置アドレスの抽出及び保持の処理を行う。メモリ制御部201は、制御バス104から起動信号が入力されると、メモリ装置102の前記保持した格納位置アドレスから順次に設定情報を読み出し、一時的に記憶してロジックエレメント200に転送する。
- [0117] ロジックエレメント200は、入力バス105及び隣接のプロセッサエレメント101からデータを受け取り、メモリ制御部201から転送される設定情報に基づいてデータの論理処理を行った後にデータの整列、複製及び反転処理を行い、かつ、処理後のデータの保持を行う。また、ロジックエレメント200は、メモリ制御部201から転送される設定情報に基づいて、出力バス106及び隣接のプロセッサエレメント101に処理後のデータを出力する。
- [0118] 次に、プロセッサエレメント101の内部のロジックエレメント200の構成及び設定情報の構成について、図面を参照して説明する。
- [0119] 図24には、ロジックエレメント200の構成が示されている。図25には、設定情報とメ

モリ装置102の構成が示されている。

- [0120] 図24において、ロジックエレメント200は、ロジックセル(論理演算回路)300、クロスコネクトスイッチ(データ処理装置)301及びフリップフロップ302を具備している。ロジックエレメント200は、メモリ制御部201、入力バス105及び出力バス106と接続されている。ロジックセル300は、メモリ制御部201、フリップフロップ302及びクロスコネクトスイッチ301と接続されている。クロスコネクトスイッチ301は、メモリ制御部201、ロジックセル300、フリップフロップ302、入力バス105及び隣接のロジックエレメント200の内部のロジックセル300と接続されている。フリップフロップ302は、ロジックセル300、クロスコネクトスイッチ301及び出力バス106と接続されている。
- [0121] なお、ロジックセル300は、論理演算回路を構成している。また、クロスコネクトスイッチ301は、データ処理装置を構成している。また、クロスコネクトスイッチ301及びフリップフロップ302は、データ処理装置を構成している。
- [0122] 図25は、メモリ装置の構成を示している。図25において、メモリ装置102の内部の 先頭部分には、設定情報の格納アドレス情報が格納されている。メモリ装置102の内 部における先頭部分以外の特定領域には、設定情報が格納されている。
- [0123] 図25において、ビット25〜28はロジックセル300の設定情報であり、ビット0〜24 はクロスコネクトスイッチ301の接続情報である。ビット0〜24は、5ビット単位にクロスコネクトスイッチ301の5つの出力に対応する4ビットの接続情報及び1ビットの反転制御情報から構成されている。
- [0124] 次に、ロジックエレメント200の機能について、図面を参照して説明する。図24において、ロジックセル300は、フリップフロップ302から入力されるデータに対し、メモリ制御部201から転送される設定情報によって指定される特定の論理処理を行い、クロスコネクトスイッチ301、隣接のプロセッサエレメント101のロジックエレメント200へ処理後のデータを出力する。クロスコネクトスイッチ301は、ロジックセル300、入力バス105、隣接のプロセッサエレメント101のロジックエレメント200から入力されるデータに対し、メモリ制御部201から転送される設定情報によって指定される特定のデータの整列、複製及び反転処理を行い、フリップフロップ302へ処理後のデータを出力する。フリップフロップ302は、クロスコネクトスイッチ301から入力されるデータを、内

部クロック信号109のタイミングで保持する。フリップフロップ302は、保持したデータ をロジックセル300及び出力バス106に出力する。

- [0125] 本発明の実施の形態4に係るロジックセル300及びクロスコネクトスイッチ301の機能及び動作は、本発明の実施の形態1に係るものと同じである。また、本発明の実施の形態4に係るプログラマブル論理回路2200の機能及び動作は、インデクス指示信号1082を処理する機能及び動作、並びに、データバス111を有していない点を除けば、本発明の実施の形態1に係るものと同じである。
- [0126] 次に、入出力制御部103がユーザー回路108からインデクス指示信号1082を受けた時における動作について、図面を参照して説明する。
- [0127] 図22に示すように、ユーザーは、ユーザー回路108を操作することにより、第1及び第2の設定情報のうちの所望のものを優先的に指定するためのインデクス指示信号をユーザー回路108に生成させることができる。ユーザー回路108は、インデクス指示信号1082を入出力制御部103に与える。
- [0128] 図23及び図24に示すように、入出力制御部103は、インデクス指示信号1082を 受けた時にこのインデクス指示信号1082に応じたインデクス情報を生成してインデク スバス2201を介してプロセッサエレメント101のメモリ制御部201に与える。
- [0129] メモリ制御部201は、インデクス情報を受けた時にインデクス情報に基づいてメモリ 装置102の特定のアドレスを読み出し、設定情報の格納位置アドレスの先頭位置を 示す先頭位置アドレスを抽出して記憶する。
- [0130] ロジックエレメント200は、入出力制御部103からデータ及び制御信号を受けると、メモリ制御部201に記憶されている設定情報の格納位置アドレスの先頭位置を示す 先頭位置アドレスに基づいて、前述のように、メモリ装置102から順次に読み出す設 定情報のいずれかに基づいてロジックセル300とクロスコネクトスイッチ301の一部又 は全ての機能を順次に変更して所定の順序回路の動作を行う。
- [0131] このように、プログラマブル論理回路2200は、単体動作を行うプロセッサエレメント 101の集合体であり、各プロセッサエレメント101は、主に隣接のプロセッサエレメント 101との間で連帯動作を行う。また、複数の隣接のプロセッサエレメント101が一つの グループとして、一つの論理処理を行うことも可能である。

- [0132] 以上説明したように、本発明の実施の形態4に係るプログラマブル論理回路2200 は、複数のプロセッサエレメント101が独立に動作することも連帯動作することも可能であり、複数種類の論理処理を同時に並列的に行うことが可能であり、かつ、一つの論理処理を連帯して行うことも可能となっている。
- [0133] また、本発明の実施の形態4に係るプログラマブル論理回路2200は、同一のエレメントが1次元的に1列状に配列されているため、実装規模に応じて柔軟に対応可能であり、拡張性が高い。また、本発明の実施の形態4に係るプログラマブル論理回路2200は、データの送受を隣接のプロセッサエレメント101の間に限定することにより、設定情報を大幅に削減することが可能となり、回路面積を削減でき、かつ、実装するLSIのコスト及び消費電力を削減できる。
- [0134] また、本発明の実施の形態4に係るプログラマブル論理回路2200は、実装エレメント数に関係なく、任意のプロセッサエレメント101のフリップフロップから隣接する他のプロセッサエレメント101のフリップフロップまでの配線距離が最小限かつ一定であるため、動作周波数を限界にまで引き上げることが可能となり、従来のプログラマブルロジックに比して、高速動作が可能となっている。
- [0135] また、本発明の実施の形態4に係るプログラマブル論理回路2200は、同一の回路上で、繰り返し機能を変更しながら処理を行うため、回路面積を削減でき、かつ、実装するLSIのコスト及び消費電力を削減できる。
- [0136] なお、本発明の実施の形態4において、内部クロック信号109は、必ずしもユーザークロック信号110の逓倍である必要がなく、例えば、入出力制御部103に適切なクロック乗せ換え回路を用いることで、ユーザークロック信号110に同期しないクロック信号を内部クロック信号として用いてもよい。
- [0137] また、本発明の実施の形態4において、メモリ装置102は、プログラマブル論理回路2200の内部に存在する必要がなく、プログラマブル論理回路2200の外部に存在する構成でもよい。また、本発明の実施の形態4において、クロック生成回路107は、プログラマブル論理回路2200の内部に配設してもよい。
- [0138] また、本発明の実施の形態4において、メモリ装置102とプロセッサエレメント101と の間にマルチプレクサなどの選択回路を挿入して、設定によりメモリ装置102と各プ

ロセッサエレメント101との接続を変更可能にしてもよい。ただし、この場合にはデータの処理の遅延量が増加するため、周波数を維持するためには、パイプライン等を用いて高速化を図る必要がある。

- [0139] また、本発明の実施の形態4において、図24に示すロジックエレメント200の内部 の各ブロック、ロジックセル300、クロスコネクトスイッチ301及びフリップフロップ302 の間の接続及び前記各ブロックと入力バス105、出力バス106及び隣接のロジックエレメント200との接続は、図3のものに限定されるものではなく、例えば、ロジックセル3 00とクロスコネクトスイッチ301の間にフリップフロップを設けて、さらに動作周波数を高めてもよい。また、本発明の実施の形態4において、入力バス105からのデータはクロスコネクトスイッチ301ではなく、ロジックセル300又はフリップフロップ302に入力してもよい。
- [0140] また、本発明の実施の形態4において、複数のプロセッサエレメント101の各々は、 他のプロセッサエレメント101に接続されていなくてもよい。
- [0141] 本発明の第1の態様は、並列に接続されている複数の単位論理回路と、外部から受け取る入力信号を前記複数の単位論理回路に供給する入力信号制御手段と、前記複数の単位論理回路の出力信号を外部に供給する出力信号制御手段と、を具備し、前記複数の単位論理回路の各々は、第1の設定情報に基づいて機能の変更が可能であって前記入力信号に所定の論理演算処理を行ってデータを生成する論理演算手段と、第2の設定情報に基づいて前記論理演算手段からの前記データの整列と複製と反転処理を行ってデータを生成して前記出力信号として前記出力信号制御手段に与えるデータ処理手段と、前記第1及び第2の設定情報を受けて当該分岐用設定情報に基づいて前記記憶手段の前記第1及び第2の設定情報のいずれかを読み出して前記論理演算手段と前記データ処理手段とに与えて制御するメモリ制御手段と、を具備し、前記複数の単位論理回路の各々は、前記記憶手段から順次に読み出す前記第1及び第2の設定情報に基づいて前記論理演算手段と前記データ処理手段の一部又は全ての機能を順次に変更して所定の順序回路の動作を行う構成を採る。
- [0142] この構成によれば、複数の単位論理回路の各々が記憶手段から順次に読み出す

第1及び第2の設定情報に基づいて論理演算回路とデータ処理手段の一部又は全ての機能を順次に変更して所定の順序回路の動作を行うため、高い面積効率を有し、大規模な論理回路を高速に実現可能である低価格のプログラマブル論理回路を提供することができる。また、この構成によれば、複数の単位論理回路の各々が分岐用設定情報を受けて当該分岐用設定情報に基づいて前記記憶手段の前記第1及び第2の設定情報のいずれかを読み出して論理演算手段とデータ処理手段とに与えて制御するため、より汎用性があるプログラマブル論理回路を提供することができる。

- [0143] 本発明の第2の態様は、並列に接続されている複数の単位論理回路と、外部から受け取る入力信号を前記複数の単位論理回路に供給する入力信号制御手段と、前記複数の単位論理回路の出力信号を外部に供給する出力信号制御手段と、を具備し、前記複数の単位論理回路の各々は、第1の設定情報に基づいて機能の変更が可能であって前記入力信号に所定の論理演算処理を行ってデータを生成する論理演算手段と、第2の設定情報に基づいて前記論理演算手段からの前記データの整列と複製と反転処理を行ってデータを生成して前記出力信号として前記出力信号制御手段に与えるデータ処理手段と、前記第1及び第2の設定情報を記憶する記憶手段と、停止用設定情報を受けて当該停止用設定情報に基づいて前記論理演算手段と前記データ処理手段との停止を制御するメモリ制御手段と、を具備し、前記複数の単位論理回路の各々は、前記記憶手段から順次に読み出す前記第1及び第2の設定情報に基づいて前記論理演算手段と前記データ処理手段の一部又は全ての機能を順次に変更して所定の順序回路の動作を行う構成を採る。
- [0144] この構成によれば、複数の単位論理回路の各々が記憶手段から順次に読み出す第1及び第2の設定情報に基づいて論理演算回路とデータ処理手段の一部又は全ての機能を順次に変更して所定の順序回路の動作を行うため、高い面積効率を有し、大規模な論理回路を高速に実現可能である低価格のプログラマブル論理回路を提供することができる。また、この構成によれば、停止用設定情報を受けて当該停止用設定情報に基づいて論理演算手段とデータ処理手段との停止を制御するため、より汎用性があるプログラマブル論理回路を提供することができる。

- [0145] 本発明の第3の態様は、本発明の第1の態様において、前記論理演算手段が、前記第1の設定情報に基づいて機能の変更が可能であって前記入力信号に所定の論理演算処理を行って前記データを生成するロジックセルを具備する構成を採る。
- [0146] この構成によれば、本発明の第1の態様と同じ発明の効果を有する。
- [0147] 本発明の第4の態様は、本発明の第1の態様において、前記データ処理手段が、 前記第2の設定情報に基づいて前記論理演算手段からの前記データの整列と複製 と反転処理を行って前記データを生成するクロスコネクトスイッチを具備する構成を採 る。
- [0148] この構成によれば、本発明の第1の態様と同じ効果を有する。
- [0149] 本発明の第5の態様は、本発明の第4の態様において、前記データ処理手段が、 前記クロスコネクトスイッチからの前記データを保持し前記出力信号として前記出力 信号制御手段に与えるフリップフロップを具備する構成を採る。
- [0150] この構成によれば、本発明の第4の態様と同じ効果を有する。
- [0151]本発明の第6の態様は、並列に接続されている複数の単位論理回路と、外部から 受け取る入力信号を前記複数の単位論理回路に供給する入力信号制御手段と、前 記複数の単位論理回路における一の前記単位論理回路と当該一の前記単位論理 回路に対して物理的配置上で隣接する他の前記単位論理回路とを接続する接続手 段と、前記複数の単位論理回路の出力信号を外部に供給する出力信号制御手段と 、を具備し、前記複数の単位論理回路の各々は、第1の設定情報に基づいて機能の 変更が可能であって前記入力信号及び隣接の前記他の単位論理回路からのデータ のいずれかに所定の論理演算処理を行ってデータを生成する論理演算手段と、第2 の設定情報に基づいて前記論理演算手段からの前記データの整列と複製と反転処 理を行ってデータを生成して前記出力信号として前記出力信号制御手段に与えるデ ータ処理手段と、前記第1及び第2の設定情報を記憶する記憶手段と、分岐用設定 情報を受けて当該分岐用設定情報に基づいて前記記憶手段の前記第1及び第2の 設定情報のいずれかを読み出して前記論理演算手段と前記データ処理手段とに与 えて制御するメモリ制御手段と、を具備し、前記複数の単位論理回路の各々は、前 記記憶手段から順次に読み出す前記第1及び第2の設定情報に基づいて前記論理

演算手段と前記データ処理手段の一部又は全ての機能を順次に変更して所定の順 序回路の動作を行う構成を採る。

- [0152] この構成によれば、複数の単位論理回路の各々が記憶手段から順次に読み出す 第1及び第2の設定情報に基づいて論理演算回路とデータ処理手段の一部又は全 ての機能を順次に変更して所定の順序回路の動作を行うため、高い面積効率を有し 、大規模な論理回路を高速に実現可能である低価格のプログラマブル論理回路を 提供することができる。また、この構成によれば、入力信号及び隣接の他の単位論理 回路からのデータのいずれかに所定の論理演算処理を行ってデータを生成し、また 、複数の単位論理回路の各々が分岐用設定情報を受けて当該分岐用設定情報に 基づいて記憶手段の第1及び第2の設定情報のいずれかを読み出して論理演算手 段とデータ処理手段とに与えて制御するため、より汎用性があるプログラマブル論理 回路を提供することができる。
- 本発明の第7の態様は、並列に接続されている複数の単位論理回路と、外部から [0153]受け取る入力信号を前記複数の単位論理回路に供給する入力信号制御手段と、前 記複数の単位論理回路における一の前記単位論理回路と当該一の前記単位論理 回路に対して物理的配置上で隣接する他の前記単位論理回路とを接続する接続手 段と、前記複数の単位論理回路の出力信号を外部に供給する出力信号制御手段と 、を具備し、前記複数の単位論理回路の各々は、第1の設定情報に基づいて機能の 変更が可能であって前記入力信号及び隣接の前記他の単位論理回路からのデータ のいずれかに所定の論理演算処理を行ってデータを生成する論理演算手段と、第2 の設定情報に基づいて前記論理演算手段からの前記データの整列と複製と反転処 理を行ってデータを生成して前記出力信号として前記出力信号制御手段に与えるデ ータ処理手段と、前記第1及び第2の設定情報を記憶する記憶手段と、停止用設定 情報を受けて当該停止用設定情報に基づいて前記論理演算手段と前記データ処 理手段との停止を制御するメモリ制御手段と、を具備し、前記複数の単位論理回路 の各々は、前記記憶手段から順次に読み出す前記第1及び第2の設定情報に基づ いて前記論理演算手段と前記データ処理手段の一部又は全ての機能を順次に変更 して所定の順序回路の動作を行う構成を採る。

- [0154] この構成によれば、複数の単位論理回路の各々が記憶手段から順次に読み出す 第1及び第2の設定情報に基づいて論理演算回路とデータ処理手段の一部又は全 ての機能を順次に変更して所定の順序回路の動作を行うため、高い面積効率を有し 、大規模な論理回路を高速に実現可能である低価格のプログラマブル論理回路を 提供することができる。また、この構成によれば、入力信号及び隣接の他の単位論理 回路からのデータのいずれかに所定の論理演算処理を行ってデータを生成し、また 、停止用設定情報を受けて当該停止用設定情報に基づいて論理演算手段とデータ 処理手段との停止を制御するため、より汎用性があるプログラマブル論理回路を提供 することができる。
- [0155] 本発明の第8の態様は、本発明の第7の態様において、前記論理演算手段が、前記第1の設定情報に基づいて機能の変更が可能であって前記入力信号又は隣接の前記他の単位論理回路からの前記データに所定の論理演算処理を行って前記データを生成するロジックセルを具備する構成を採る。
- [0156] この構成によれば、本発明の第7の態様と同じ効果を有する。
- [0157] 本発明の第9の態様は、本発明の第6の態様において、前記データ処理手段が、 前記第2の設定情報に基づいて前記論理演算手段からの前記データの整列と複製 と反転処理を行って前記データを生成するクロスコネクトスイッチを具備する構成を採 る。
- [0158] この構成によれば、本発明の第6の態様と同じ効果を有する。
- [0159] 本発明の第10の態様は、本発明の第9の態様において、前記データ処理手段が、 前記クロスコネクトスイッチからの前記データを保持し前記出力信号として前記出力 信号制御手段に与えるフリップフロップを具備する構成を採る。
- [0160] この構成によれば、本発明の第9の態様と同じ効果を有する。
- [0161] 本発明の第11の態様は、並列に接続されている複数の単位論理回路と、外部から受け取る入力信号を前記複数の単位論理回路に供給する入力信号制御手段と、前記複数の単位論理回路の出力信号を外部に供給する出力信号制御手段と、を具備し、前記入力信号制御手段は、前記入力信号に基づいて制御信号を前記複数の単位論理回路に与える手段と、インデクス指示信号を受けた時にインデクス情報を前記

複数の単位論理回路に与える手段と、を有し、前記複数の単位論理回路の各々が、第1の設定情報のいずれかに基づいて機能の変更が可能であって前記入力信号に所定の論理演算処理を行ってデータを生成する論理演算手段と、第2の設定情報のいずれかに基づいて前記論理演算手段からの前記データの整列と複製と反転処理を行ってデータを生成して前記出力信号として前記出力信号制御手段に与えるデータ処理手段と、前記第1及び第2の設定情報を記憶する記憶手段と、前記制御信号及び前記インデクス情報のいずれかを受けた時に当該制御信号及び当該インデクス情報のいずれかに基づいて前記記憶手段における前記第1及び第2の設定情報の格納位置アドレスの先頭位置を示す先頭位置アドレスを記憶するメモリ制御手段と、を具備し、前記複数の単位論理回路の各々が、前記メモリ制御手段に記憶されている前記先頭位置アドレスに基づいて前記記憶手段から順次に読み出す前記第1及び第2の設定情報のいずれかに基づいて前記記憶手段から順次に読み出す前記第1及び第2の設定情報のいずれかに基づいて前記記憶手段から順次に読み出す前記第1及び第2の設定情報のいずれかに基づいて前記論理演算手段と前記データ処理手段の一部又は全ての機能を順次に変更して所定の順序回路の動作を行う構成を採る。

- [0162] この構成によれば、複数の単位論理回路の各々が制御信号及びインデクス指示信号に基づいて記憶手段から順次に読み出す第1及び第2の設定情報に基づいて論理演算回路とデータ処理手段の一部又は全ての機能を順次に変更して所定の順序回路の動作を行うため、高い面積効率を有し、大規模な論理回路を高速に実現可能である低価格のプログラマブル論理回路を提供することができる。
- [0163] 本発明の第12の態様は、本発明の第11の態様において、前記論理演算手段が、 前記第1の設定情報に基づいて機能の変更が可能であって前記入力信号に所定の 論理演算処理を行って前記データを生成するロジックセルを具備する構成を採る。
- [0164] この構成によれば、複数の単位論理回路の各々が制御信号及びインデクス指示信号に基づいて記憶手段から順次に読み出す第1及び第2の設定情報に基づいて論理演算回路とデータ処理手段の一部又は全ての機能を順次に変更して所定の順序回路の動作を行うため、高い面積効率を有し、大規模な論理回路を高速に実現可能である低価格のプログラマブル論理回路を提供することができる。
- [0165] 本発明の第13の態様は、本発明の第11の態様において、前記データ処理手段が 、前記第2の設定情報に基づいて前記論理演算手段からの前記データの整列と複

製と反転処理を行って前記データを生成するクロスコネクトスイッチを具備する構成を 採る。

- [0166] この構成によれば、複数の単位論理回路の各々が制御信号及びインデクス指示信号に基づいて記憶手段から順次に読み出す第1及び第2の設定情報に基づいて論理演算回路とデータ処理手段の一部又は全ての機能を順次に変更して所定の順序回路の動作を行うため、高い面積効率を有し、大規模な論理回路を高速に実現可能である低価格のプログラマブル論理回路を提供することができる。
- [0167] 本発明の第14の態様は、本発明の第13の態様において、前記データ処理手段が、前記クロスコネクトスイッチからの前記データを保持し前記出力信号として前記出力信号制御手段に与えるフリップフロップを具備する構成を採る。
- [0168] この構成によれば、複数の単位論理回路の各々が制御信号及びインデクス指示信号に基づいて記憶手段から順次に読み出す第1及び第2の設定情報に基づいて論理演算回路とデータ処理手段の一部又は全ての機能を順次に変更して所定の順序回路の動作を行うため、高い面積効率を有し、大規模な論理回路を高速に実現可能である低価格のプログラマブル論理回路を提供することができる。
- [0169] 本発明の第15の態様は、並列に接続されている複数の単位論理回路と、前記複数の単位論理回路における一の前記単位論理回路と当該一の前記単位論理回路に対して物理的配置上で隣接する他の前記単位論理回路とを接続する接続手段と、外部から受け取る入力信号を前記複数の単位論理回路に供給する入力信号制御手段と、前記複数の単位論理回路の出力信号を外部に供給する出力信号制御手段と、を具備し、前記入力信号制御手段は、前記入力信号に基づいて制御信号を前記複数の単位論理回路に与える手段と、インデクス指示信号を受けた時にインデクス情報を前記複数の単位論理回路に与える手段と、を有し、前記複数の単位論理回路の各々が、第1の設定情報のいずれかに基づいて機能の変更が可能であって前記入力信号又は隣接の前記他の単位論理回路からのデータに所定の論理演算処理を行ってデータを生成する論理演算手段と、第2の設定情報のいずれかに基づいて前記論理演算手段からの前記データの整列と複製と反転処理を行ってデータを生成して前記出力信号として前記出力信号制御手段に与えるデータ処理手段と、前記

第1及び第2の設定情報を記憶する記憶手段と、前記制御信号及び前記インデクス情報のいずれかを受けた時に当該制御信号及び当該インデクス情報のいずれかに基づいて前記記憶手段における前記第1及び第2の設定情報の格納位置アドレスの先頭位置を示す先頭位置アドレスを記憶するメモリ制御手段と、を具備し、前記複数の単位論理回路の各々が、前記メモリ制御手段に記憶されている前記先頭位置アドレスに基づいて前記記憶手段から順次に読み出す前記第1及び第2の設定情報のいずれかに基づいて前記論理演算手段と前記データ処理手段の一部又は全ての機能を順次に変更して所定の順序回路の動作を行う構成を採る。

- [0170] この構成によれば、複数の単位論理回路の各々が制御信号及びインデクス指示信号に基づいて記憶手段から順次に読み出す第1及び第2の設定情報に基づいて論理演算回路とデータ処理手段の一部又は全ての機能を順次に変更して所定の順序回路の動作を行うため、高い面積効率を有し、大規模な論理回路を高速に実現可能である低価格のプログラマブル論理回路を提供することができる。
- [0171] 本発明の第16の態様は、本発明の第15の態様において、前記論理演算手段が、前記第1の設定情報に基づいて機能の変更が可能であって前記入力信号又は隣接の前記他の単位論理回路からの前記データに所定の論理演算処理を行って前記データを生成するロジックセルを具備する構成を採る。
- [0172] この構成によれば、複数の単位論理回路の各々が制御信号及びインデクス指示信号に基づいて記憶手段から順次に読み出す第1及び第2の設定情報に基づいて論理演算回路とデータ処理手段の一部又は全ての機能を順次に変更して所定の順序回路の動作を行うため、高い面積効率を有し、大規模な論理回路を高速に実現可能である低価格のプログラマブル論理回路を提供することができる。
- [0173] 本発明の第17の態様は、本発明の第15の態様において、前記データ処理手段が、前記第2の設定情報に基づいて前記論理演算手段からの前記データの整列と複製と反転処理を行って前記データを生成するクロスコネクトスイッチを具備する構成を採る。
- [0174] この構成によれば、複数の単位論理回路の各々が制御信号及びインデクス指示信 号に基づいて記憶手段から順次に読み出す第1及び第2の設定情報に基づいて論

理演算回路とデータ処理手段の一部又は全ての機能を順次に変更して所定の順序 回路の動作を行うため、高い面積効率を有し、大規模な論理回路を高速に実現可能 である低価格のプログラマブル論理回路を提供することができる。

- [0175] 本発明の第18の態様は、本発明の第17の態様において、前記データ処理手段が、前記クロスコネクトスイッチからの前記データを保持し前記出力信号として前記出力信号制御手段に与えるフリップフロップを具備する構成を採る。
- [0176] この構成によれば、複数の単位論理回路の各々が制御信号及びインデクス指示信号に基づいて記憶手段から順次に読み出す第1及び第2の設定情報に基づいて論理演算回路とデータ処理手段の一部又は全ての機能を順次に変更して所定の順序回路の動作を行うため、高い面積効率を有し、大規模な論理回路を高速に実現可能である低価格のプログラマブル論理回路を提供することができる。
- [0177] 本明細書は、2004年2月12日出願の2004-035042及び2004-035043に基づく。この内容は、すべてここに含めておく。

産業上の利用可能性

[0178] 本発明は、電子装置を制御する制御装置などに適用することができる。

請求の範囲

- [1] 並列に接続されている複数の単位論理回路と、外部から受け取る入力信号を前記 複数の単位論理回路に供給する入力信号制御手段と、前記複数の単位論理回路の 出力信号を外部に供給する出力信号制御手段と、を具備し、前記複数の単位論理 回路の各々は、第1の設定情報に基づいて機能の変更が可能であって前記入力信 号に所定の論理演算処理を行ってデータを生成する論理演算手段と、第2の設定情 報に基づいて前記論理演算手段からの前記データの整列と複製と反転処理を行っ てデータを生成して前記出力信号として前記出力信号制御手段に与えるデータ処 理手段と、前記第1及び第2の設定情報を記憶する記憶手段と、分岐用設定情報を 受けて当該分岐用設定情報に基づいて前記記憶手段の前記第1及び第2の設定情 報のいずれかを読み出して前記論理演算手段と前記データ処理手段とに与えて制 御するメモリ制御手段と、を具備し、前記複数の単位論理回路の各々は、前記記憶 手段から順次に読み出す前記第1及び第2の設定情報に基づいて前記論理演算手 段と前記データ処理手段の一部又は全ての機能を順次に変更して所定の順序回路 の動作を行うプログラマブル論理回路。
- [2] 並列に接続されている複数の単位論理回路と、外部から受け取る入力信号を前記複数の単位論理回路に供給する入力信号制御手段と、前記複数の単位論理回路の出力信号を外部に供給する出力信号制御手段と、を具備し、前記複数の単位論理回路の各々は、第1の設定情報に基づいて機能の変更が可能であって前記入力信号に所定の論理演算処理を行ってデータを生成する論理演算手段と、第2の設定情報に基づいて前記論理演算手段からの前記データの整列と複製と反転処理を行ってデータを生成して前記出力信号として前記出力信号制御手段に与えるデータ処理手段と、前記第1及び第2の設定情報を記憶する記憶手段と、停止用設定情報を受けて当該停止用設定情報に基づいて前記論理演算手段と前記データ処理手段との停止を制御するメモリ制御手段と、を具備し、前記複数の単位論理回路の各々は、前記記憶手段から順次に読み出す前記第1及び第2の設定情報に基づいて前記論理演算手段と前記データ処理手段の一部又は全ての機能を順次に変更して所定の順序回路の動作を行うプログラマブル論理回路。

- [3] 前記論理演算手段は、前記第1の設定情報に基づいて機能の変更が可能であって前記入力信号に所定の論理演算処理を行って前記データを生成するロジックセルを具備する請求項1又は請求項2に記載のプログラマブル論理回路。
- [4] 前記データ処理手段は、前記第2の設定情報に基づいて前記論理演算手段から の前記データの整列と複製と反転処理を行って前記データを生成するクロスコネクト スイッチを具備する請求項1から請求項3のいずれかに記載のプログラマブル論理回 路。
- [5] 前記データ処理手段は、前記クロスコネクトスイッチからの前記データを保持し前記 出力信号として前記出力信号制御手段に与えるフリップフロップを具備する請求項4 に記載のプログラマブル論理回路。
- [6] 並列に接続されている複数の単位論理回路と、外部から受け取る入力信号を前記 複数の単位論理回路に供給する入力信号制御手段と、前記複数の単位論理回路に おける一の前記単位論理回路と当該一の前記単位論理回路に対して物理的配置上 で隣接する他の前記単位論理回路とを接続する接続手段と、前記複数の単位論理 回路の出力信号を外部に供給する出力信号制御手段と、を具備し、前記複数の単 位論理回路の各々は、第1の設定情報に基づいて機能の変更が可能であって前記 入力信号及び隣接の前記他の単位論理回路からのデータのいずれかに所定の論 理演算処理を行ってデータを生成する論理演算手段と、第2の設定情報に基づいて 前記論理演算手段からの前記データの整列と複製と反転処理を行ってデータを生 成して前記出力信号として前記出力信号制御手段に与えるデータ処理手段と、前記 第1及び第2の設定情報を記憶する記憶手段と、分岐用設定情報を受けて当該分岐 用設定情報に基づいて前記記憶手段の前記第1及び第2の設定情報のいずれかを 読み出して前記論理演算手段と前記データ処理手段とに与えて制御するメモリ制御 手段と、を具備し、前記複数の単位論理回路の各々は、前記記憶手段から順次に読 み出す前記第1及び第2の設定情報に基づいて前記論理演算手段と前記データ処 理手段の一部又は全ての機能を順次に変更して所定の順序回路の動作を行うプロ グラマブル論理回路。
- [7] 並列に接続されている複数の単位論理回路と、外部から受け取る入力信号を前記

複数の単位論理回路に供給する入力信号制御手段と、前記複数の単位論理回路における一の前記単位論理回路と当該一の前記単位論理回路に対して物理的配置上で隣接する他の前記単位論理回路とを接続する接続手段と、前記複数の単位論理回路の出力信号を外部に供給する出力信号制御手段と、を具備し、前記複数の単位論理回路の各々は、第1の設定情報に基づいて機能の変更が可能であって前記入力信号及び隣接の前記他の単位論理回路からのデータのいずれかに所定の論理演算処理を行ってデータを生成する論理演算手段と、第2の設定情報に基づいて前記論理演算手段からの前記データの整列と複製と反転処理を行ってデータを生成して前記出力信号として前記出力信号制御手段に与えるデータ処理手段と、前記第1及び第2の設定情報を記憶する記憶手段と、停止用設定情報を受けて当該停止用設定情報に基づいて前記論理演算手段と前記データ処理手段との停止を制御するメモリ制御手段と、を具備し、前記複数の単位論理回路の各々は、前記記憶手段から順次に読み出す前記第1及び第2の設定情報に基づいて前記論理演算手段と前記データ処理手段の一部又は全ての機能を順次に変更して所定の順序回路の動作を行うプログラマブル論理回路。

- [8] 前記論理演算手段は、前記第1の設定情報に基づいて機能の変更が可能であって前記入力信号又は隣接の前記他の単位論理回路からの前記データに所定の論理演算処理を行って前記データを生成するロジックセルを具備する請求項7に記載のプログラマブル論理回路。
- [9] 前記データ処理手段は、前記第2の設定情報に基づいて前記論理演算手段から の前記データの整列と複製と反転処理を行って前記データを生成するクロスコネクト スイッチを具備する請求項6から請求項8のいずれかに記載のプログラマブル論理回 路。
- [10] 前記データ処理手段は、前記クロスコネクトスイッチからの前記データを保持し前記 出力信号として前記出力信号制御手段に与えるフリップフロップを具備する請求項9 に記載のプログラマブル論理回路。
- [11] 並列に接続されている複数の単位論理回路と、外部から受け取る入力信号を前記 複数の単位論理回路に供給する入力信号制御手段と、前記複数の単位論理回路の


出力信号を外部に供給する出力信号制御手段と、を具備し、前記入力信号制御手 段は、前記入力信号に基づいて制御信号を前記複数の単位論理回路に与える手段 と、インデクス指示信号を受けた時にインデクス情報を前記複数の単位論理回路に 与える手段と、を有し、前記複数の単位論理回路の各々は、第1の設定情報のいず れかに基づいて機能の変更が可能であって前記入力信号に所定の論理演算処理 を行ってデータを生成する論理演算手段と、第2の設定情報のいずれかに基づいて 前記論理演算手段からの前記データの整列と複製と反転処理を行ってデータを生 成して前記出力信号として前記出力信号制御手段に与えるデータ処理手段と、前記 第1及び第2の設定情報を記憶する記憶手段と、前記制御信号及び前記インデクス 情報のいずれかを受けた時に当該制御信号及び当該インデクス情報のいずれかに 基づいて前記記憶手段における前記第1及び第2の設定情報の格納位置アドレスの 先頭位置を示す先頭位置アドレスを記憶するメモリ制御手段と、を具備し、前記複数 の単位論理回路の各々は、前記メモリ制御手段に記憶されている前記先頭位置アド レスに基づいて前記記憶手段から順次に読み出す前記第1及び第2の設定情報の いずれかに基づいて前記論理演算手段と前記データ処理手段の一部又は全ての機 能を順次に変更して所定の順序回路の動作を行うプログラマブル論理回路。

- [12] 前記論理演算手段は、前記第1の設定情報に基づいて機能の変更が可能であって前記入力信号に所定の論理演算処理を行って前記データを生成するロジックセルを具備する請求項11に記載のプログラマブル論理回路。
- [13] 前記データ処理手段は、前記第2の設定情報に基づいて前記論理演算手段から の前記データの整列と複製と反転処理を行って前記データを生成するクロスコネクト スイッチを具備する請求項11に記載のプログラマブル論理回路。
- [14] 前記データ処理手段は、前記クロスコネクトスイッチからの前記データを保持し前記 出力信号として前記出力信号制御手段に与えるフリップフロップを具備する請求項1 3に記載のプログラマブル論理回路。
- [15] 並列に接続されている複数の単位論理回路と、前記複数の単位論理回路における 一の前記単位論理回路と当該一の前記単位論理回路に対して物理的配置上で隣 接する他の前記単位論理回路とを接続する接続手段と、外部から受け取る入力信号


を前記複数の単位論理回路に供給する入力信号制御手段と、前記複数の単位論理 回路の出力信号を外部に供給する出力信号制御手段と、を具備し、前記入力信号 制御手段は、前記入力信号に基づいて制御信号を前記複数の単位論理回路に与 える手段と、インデクス指示信号を受けた時にインデクス情報を前記複数の単位論理 回路に与える手段と、を有し、前記複数の単位論理回路の各々は、第1の設定情報 のいずれかに基づいて機能の変更が可能であって前記入力信号又は隣接の前記 他の単位論理回路からのデータに所定の論理演算処理を行ってデータを生成する 論理演算手段と、第2の設定情報のいずれかに基づいて前記論理演算手段からの 前記データの整列と複製と反転処理を行ってデータを生成して前記出力信号として 前記出力信号制御手段に与えるデータ処理手段と、前記第1及び第2の設定情報を 記憶する記憶手段と、前記制御信号及び前記インデクス情報のいずれかを受けた時 に当該制御信号及び当該インデクス情報のいずれかに基づいて前記記憶手段にお ける前記第1及び第2の設定情報の格納位置アドレスの先頭位置を示す先頭位置ア ドレスを記憶するメモリ制御手段と、を具備し、前記複数の単位論理回路の各々は、 前記メモリ制御手段に記憶されている前記先頭位置アドレスに基づいて前記記憶手 段から順次に読み出す前記第1及び第2の設定情報のいずれかに基づいて前記論 理演算手段と前記データ処理手段の一部又は全ての機能を順次に変更して所定の 順序回路の動作を行うプログラマブル論理回路。

- [16] 前記論理演算手段は、前記第1の設定情報に基づいて機能の変更が可能であって前記入力信号又は隣接の前記他の単位論理回路からの前記データに所定の論理演算処理を行って前記データを生成するロジックセルを具備する請求項15に記載のプログラマブル論理回路。
- [17] 前記データ処理手段は、前記第2の設定情報に基づいて前記論理演算手段から の前記データの整列と複製と反転処理を行って前記データを生成するクロスコネクト スイッチを具備する請求項15に記載のプログラマブル論理回路。
- [18] 前記データ処理手段は、前記クロスコネクトスイッチからの前記データを保持し前記 出力信号として前記出力信号制御手段に与えるフリップフロップを具備する請求項1 7に記載のプログラマブル論理回路。

[図1]




[図2]




WO 2005/078933 PCT/JP2005/001837

[図3]




[図4]




WO 2005/078933 PCT/JP2005/001837

[図5]



[図6]

		設定情報			
		00	01	10	11
入力データ	00	0	0	0	1
	01	1	0	1	0
	10	1	0	1	0
	11	1	1	0	0



7/24


WO 2005/078933 PCT/JP2005/001837

[図8]


		出力データ	
		OUT1	OUT2
	0000	Α	Α
	0001	Α	В
·	0010	Α	С
	0011	Α	0
	0100	В	Α
設定情報	0101	В	В
	0110	В	С
	0111	В	0
	1000	С	Α
	1001	С	В
	1010	С	С
	1011	С	0
	1100	0	Α
	1101	0	В
	1110	0	С
	1111	0	0

WO 2005/078933 PCT/JP2005/001837

[図9]



[図10]




[図11]


		設定情報			
		00	01	10	11
入力データ	00	01	01	01	00
	01	10	01	10	01
	10	10	01	10	10
	11	10	10	01	11

WO 2005/078933 PCT/JP2005/001837


[図12]




[図13]




[図14]




[図15]




[図16]



[図17]




[図18]




[図19]

読み出し順序	
アドレス10	
	回路A
アドレス50	回路B
アドレス70	回路C
アドレス90	
	回路A
アドレス130	回路D
アドレス150	
,	


[図20]




[図21]




[図22]






[図24]



[図25]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2005/001837

	CATION OF SUBJECT MATTER 7 H03K19/177		
According to In	ternational Patent Classification (IPC) or to both national	l classification and IPC	
B. FIELDS SE	EARCHED		
	nentation searched (classification system followed by classification syste	assification symbols)	
Jitsuyo Kokai J	itsuyo Shinan Koho 1971-2005 Ji	roku Jitsuyo Shinan Koho tsuyo Shinan Toroku Koho	1994-2005 1996-2005
Electronic data l	base consulted during the international search (name of d	lata base and, where practicable, search to	erms used)
C. DOCUME	NTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.
A	JP 8-250685 A (Nippon Telegra Corp.), 27 September, 1996 (27.09.96) Figs. 2 to 5; Par. Nos. [0027 (Family: none)	,	1-18
A	JP 2004-310730 A (Sanyo Electric Co., Ltd.), 04 November, 2004 (04.11.04), Figs. 1, 6; Par. Nos. [0007], [0039] (Family: none)		1-18
A	JP 2001-68993 A (Fuji Xerox 6) 16 March, 2001 (16.03.01), Fig. 5 (Family: none)	Co., Ltd.),	1-18
Further do	ocuments are listed in the continuation of Box C.	See patent family annex.	
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance		"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention	
 "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other 		"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be	
special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed		considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family	
Date of the actual completion of the international search 23 March, 2005 (23.03.05)		Date of mailing of the international sear 12 April, 2005 (12	-
	ng address of the ISA/ se Patent Office	Authorized officer	
Facsimile No.		Telephone No.	

ř	属する分野の分類(国際特許分類 (IPC)) ⁷ H03K 19/177			
B. 調査を行				
	したの 最小限資料(国際特許分類(IPC))			
	7 HO3K 19/177			
,				
		· · · · · · · · · · · · · · · · · · ·		
	トの資料で調査を行った分野に含まれるもの			
	案公報 1926-1996年			
	用新案公報 1971-2005年			
日本国登録実			•	
日本国実用新	案登録公報 1996-2005年 			
 国際調査で使用	用した電子データベース(データベースの名称、	調査に使用した用語)		
		·		
	ると認められる文献 		Toronto 1 mm	
引用文献の	71 171 Ladeb & 77 - 10 dep - 66		関連する	
カテゴリー*	引用文献名 及び一部の箇所が関連すると	ときは、その関連する箇所の表示	請求の範囲の番号	
A	JP 8-250685 A (日本電信電話	括株式会社) 1996.09.27,	1 - 18	
ı	図2~図5、本文第27段落~第29段落	(ファミリーなし)		
^	 ID 9004-910790 A (二)※	章继续士令社) 2 0 0 4 1 1 0	1 1 0	
\mathbf{A}_{\cdot}	JP 2004-310730 A (三洋電		1-18	
	4, 図1、図6、本文第7段落、第39段落	各 (ファミリーなし)		
Α	JP 2001-68993 A (富士ゼロ	1ックス株式会社) 2001.03.	1-18	
	16,図5 (ファミリーなし)			
│□□□ C欄の続き	きにも文献が列挙されている。	パテントファミリーに関する別	紙を参照。	
			1/1-1 C > 1/1/0	
* 引用文献。	のカテゴリー	の日の後に公表された文献		
「A」特に関連	車のある文献ではなく、一般的技術水準を示す	「T」国際出願日又は優先日後に公表さ	された文献であって	
もの		出願と矛盾するものではなく、	発明の原理又は理論	
「E」国際出源	頭目前の出願または特許であるが、国際出願日	の理解のために引用するもの		
I	公表されたもの	「X」特に関連のある文献であって、		
	主張に疑義を提起する文献又は他の文献の発行	の新規性又は進歩性がないと考え		
	くは他の特別な理由を確立するために引用する	「Y」特に関連のある文献であって、		
	里由を付す)	上の文献との、当業者にとって	· · · · · · · · · · · · · · · · · · ·	
	よる開示、使用、展示等に言及する文献	よって進歩性がないと考えられる	5 & O	
「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献 				
国際調査を完了	了 1 1 万 日	国際調本報告の発送日	,	
四次が必要できる。	23. 03. 2005	一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一		
国際調査を完了した日 23.03.2005 国際調査報告の発送日 23.03.2005				
国際調査機関の	の名称及びあて先	特許庁審査官(権限のある職員)	5 X 9 1 8 2	
_	国特許庁(ISA/JP)	彦田克文		
1	郵便番号100-8915			
東京都	第千代田区霞が関三丁目4番3号	電話番号 03-3581-1101	内線 3556	